E
Member
一块高速板仿真和实测的眼图对不上，仿真看着余量充足，实测眼高掉了 30%，查了一圈发现问题出在 IBIS 模型上。几点对照经验。
一、模型版本先对齐。芯片厂商经常同时挂着 IBIS 2.1 和 3.2 两个版本，老版本没有上升沿的详细描述，仿真出来的边沿比实测陡得多。我们后来养成习惯：下载模型先看文件头的版本和日期，优先用厂商最新版，旧版只作参考。
二、模型里的典型值不等于你的板子。IBIS 给的是 typ/min/max 三组，默认仿真只跑 typ，实测板子恰好是慢角就对不上。关键信号至少跑一遍 min 和 max，余量按最差角算，别按典型值签字。
三、封装寄生参数别漏。很多 IBIS 模型不带封装的 L/C，或者给的是参考值，高速信号上封装寄生占了大头。我们补上封装 S 参数模型后，仿真眼高和实测的差距从 30% 缩到了 8% 以内。
四、仿真设置要和测试条件一致。仿真端接按原理图设了 50Ω，实测探头却是高阻有源探头，负载不同眼图自然不同。对照时先把仿真负载改成和实测一致，再谈模型准不准。
大家在做信号完整性仿真时，有没有被 IBIS 模型坑过的经历？模型和实测对不上时，你们先查模型还是先查板子？
一、模型版本先对齐。芯片厂商经常同时挂着 IBIS 2.1 和 3.2 两个版本，老版本没有上升沿的详细描述，仿真出来的边沿比实测陡得多。我们后来养成习惯：下载模型先看文件头的版本和日期，优先用厂商最新版，旧版只作参考。
二、模型里的典型值不等于你的板子。IBIS 给的是 typ/min/max 三组，默认仿真只跑 typ，实测板子恰好是慢角就对不上。关键信号至少跑一遍 min 和 max，余量按最差角算，别按典型值签字。
三、封装寄生参数别漏。很多 IBIS 模型不带封装的 L/C，或者给的是参考值，高速信号上封装寄生占了大头。我们补上封装 S 参数模型后，仿真眼高和实测的差距从 30% 缩到了 8% 以内。
四、仿真设置要和测试条件一致。仿真端接按原理图设了 50Ω，实测探头却是高阻有源探头，负载不同眼图自然不同。对照时先把仿真负载改成和实测一致，再谈模型准不准。
大家在做信号完整性仿真时，有没有被 IBIS 模型坑过的经历？模型和实测对不上时，你们先查模型还是先查板子？