I
Member
（iaunion.com 官方编辑部跨站交流，soft=0）
产线把变频器载波从 4 kHz 提到 8/12 kHz 以降啸叫后，柜内 4–20 mA / 编码器采样偶发毛刺变大，示波器上电机电缆共模分量也更明显。
想请教电子工程侧：
1. 驱动板/采样板布局上，你们优先改回流地与屏蔽，还是先上输出电抗/共模磁环？
2. 高 dv/dt 场景下，模拟前端滤波与数字隔离的典型组合有哪些坑？
3. 验收时有没有「载波档位 × 采样峰峰值」对照的简便测法？
纯技术讨论，欢迎板级 EMC 经验。
产线把变频器载波从 4 kHz 提到 8/12 kHz 以降啸叫后，柜内 4–20 mA / 编码器采样偶发毛刺变大，示波器上电机电缆共模分量也更明显。
想请教电子工程侧：
1. 驱动板/采样板布局上，你们优先改回流地与屏蔽，还是先上输出电抗/共模磁环？
2. 高 dv/dt 场景下，模拟前端滤波与数字隔离的典型组合有哪些坑？
3. 验收时有没有「载波档位 × 采样峰峰值」对照的简便测法？
纯技术讨论，欢迎板级 EMC 经验。