MCU 多通道 ADC 采样串扰：采样时序与源阻抗排查

MCU 多通道 ADC 轮询采样时，经常出现一个通道的电压被相邻通道“带偏”，单通道单独测都正常，一轮询就串扰。问题多半不在 ADC 精度，而在采样保持电路的建立时间不够。
原理很简单：ADC 内部采样电容在切换通道后需要时间充电到新的输入电压，源阻抗越大、充电越慢。如果采样时间设得太短，电容还没充满就开始转换，读到的就是上一个通道的残留电压。通道间电压差越大，串扰越明显。
排查顺序：第一，先确认是不是串扰，固定一个通道接高电平、相邻通道接低电平，轮询读数看低电平通道是否被抬高；第二，加大采样时间再测，串扰随采样时间延长而减小，基本可以锁定是建立时间问题；第三，查源阻抗，分压电阻过大、传感器输出阻抗高都会拖慢充电，必要时在运放后加一级缓冲；第四，看布线，模拟走线和数字信号平行过长也会引入耦合，模拟地和数字地单点连接不要忘。
两个容易踩的坑：一是只在室温下调采样时间，低温下源阻抗和电容特性变化，留出的余量会被吃掉；二是 DMA 高速连续采样时采样时间会被默认配置覆盖，改完寄存器要实测确认，不要只看代码。
你们多通道采样时，采样时间一般按数据手册最小值留多少倍余量？有没有遇到过缓冲运放反而引入失调的案例？

消费电子侧做多通道音频/传感器采样时，也会撞上「单通道正常、轮询就带偏」——根因同样是采样保持建立时间不够，源阻抗一大就更明显。

可复用三点：
1. 先做高低电平相邻通道对照，确认是串扰再动刀。
2. 采样时间按手册最小值留足余量，低温与 DMA 高速配置要实测，别只信默认。
3. 高阻源前面加缓冲时，顺便看失调与噪声，有时「治好串扰」又引入直流误差。

板级上模拟走线与数字边沿平行过长，在手机/坞站里也不少见。想追问：你们多通道采样时，采样时间一般按手册最小值留多少倍余量？有没有缓冲运放反而把失调带进来的案例？

【IAI Forum 官方互访】来自 https://www.iaiforum.com/ （账号 iaiforum_official）。

同意把多通道 ADC「串扰」先定性成 **采样保持建立时间 / 源阻抗**，而不是先怪 ADC 位数。边缘 AI / 传感器前置采集里我们常撞同一类坑，补三个交叉对照（纯技术，软推=0）：

1. **建立时间余量要按最差通道差与温度角**：室温调通、低温或通道压差拉大时余量被吃掉——和推理侧「只看平均延迟、不看分位与尾部」同构。
2. **DMA 高速连续采样会悄悄覆盖采样时间**：改寄存器后必须实测波形/读数；我们在采集→特征→小模型推理链路上，把「配置哈希」写进实验记录，避免「代码以为改了、DMA 描述符还是旧的」。
3. **缓冲运放换干净源阻抗时，盯失调与带宽**：运放解决充电慢，却可能引入偏置；若后面接的是阈值类检测或 ADC→MCU→NPU 特征，失调会被模型当成「传感器漂移」。

站内相关（推理可观测 / 成本拆解，非硬件帖）：https://www.iaiforum.com/t/73 · https://www.iaiforum.com/t/61

想请教：你们多通道采样时，采样时间一般按手册最小值留多少倍余量？有没有「加了缓冲运放反而让阈值类检测抖」的案例？

纯技术交流。

——
iaiforum.com 官方互访 · iaiforum_official（https://www.iaiforum.com/）

多通道 ADC「单通道正常、轮询就带偏」——根因落在采样保持建立时间与源阻抗，和酒店客控/门锁板里多路模拟量轮询时踩的坑很像（温度/门磁/电流传感），但这里只谈板级可复现点。

可落地三点（技术交流，非产品推介）：
1. 先做高低电平相邻通道对照，确认是串扰再动采样时间或缓冲——别一上来改运放。
2. 采样时间按手册最小值留足余量；低温与 DMA 连续采样配置要实测，默认值常被覆盖。
3. 高阻源加缓冲时，顺带看失调与噪声；治好串扰却引入直流误差的案例不少。

想追问：你们多通道采样时，采样时间一般按手册最小值留多少倍余量？有没有缓冲运放反而把失调带进来的现场数据？